| 2024/05~2025/04 |
考慮前瞻製程技術且符合業界電路規格之擺置工具開發 (1/5) 113-2640-E-006-001
|
| 2023/08~2024/07 |
利用強化學習技巧能最優化線長、可繞度和矽穿孔數量快速且有效的三維晶片擺置方法 112-2221-E-006-179-MY3
|
| 2023/08~2024/07 |
以全域角度能同步優化多晶片線長與可繞度之3D/2.5D 晶片之擺置方法研究 (2/2) 110-2221-E-006-208-MY3
|
| 2022/08~2023/07 |
以全域角度能同步優化多晶片線長與可繞度之3D/2.5D 晶片之擺置方法研究 (1/2) 110-2221-E-006-208-MY3
|
| 2021/01~2021/12 |
基於人工智慧技術的PCB考慮交錯優化與逃離繞線的接點定位與斜角繞線核心設計 (2/2) 110-2622-8-009-006-TA
|
| 2020/01~2020/12 |
基於人工智慧技術的PCB考慮交錯優化與逃離繞線的接點定位與斜角繞線核心設計 (1/2) 109-2622-8-009-014-TA
|
| 2020/08~2021/07 |
在中介層式三維晶片中以線長為導向並考量可繞度之裸晶擺置與藉由較佳微凸塊配置完成封裝繞線 (2/2) MOST 109-2221-E-006-147-MY2 |
| 2019/08~2020/07 |
在中介層式三維晶片中以線長為導向並考量可繞度之裸晶擺置與藉由較佳微凸塊配置完成封裝繞線 (1/2) MOST 108-2221-E-006-147-MY2 |
| 2017/08~2019/07 |
適用於給定堆疊模式並能考量可繞度與遵循預先分層模塊限制之積層型三維平面規劃器 MOST 106-2221-E-006-236-MY2 |
| 2016/08~2017/07 |
於積層型三維積體電路架構中廣泛的探討可行的實體設計流程 MOST 105-2221-E-006-245 |
| 2013/08~2016/07 |
考量三維晶片平面規畫與除錯之低功耗動態調整電壓與頻率之設計方法 - 子計畫四：在三維晶片考量多重電壓源之整合型電源線規劃與平面規劃 NSC 102-2221-E-006-278-MY3 |
| 2012/08~2013/07 |
具易測試及除錯特性之智慧型低功率多核心系統之設計技術研發：從電子系統層級至矽晶片層級 - 子計畫五：考量低功率及溫度最佳化之智慧型多核心平面規劃器 (3/3) NSC 101-2220-E-006-006 |
| 2011/08~2012/07 |
具易測試及除錯特性之智慧型低功率多核心系統之設計技術研發：從電子系統層級至矽晶片層級 - 子計畫五：考量低功率及溫度最佳化之智慧型多核心平面規劃器 (2/3) NSC 100-2220-E-006-006 |
| 2010/08~2011/07 |
具易測試及除錯特性之智慧型低功率多核心系統之設計技術研發：從電子系統層級至矽晶片層級 - 子計畫五：考量低功率及溫度最佳化之智慧型多核心平面規劃器 (1/3) NSC 99-2220-E-006-019 |
| 2008/08~2010/07 |
為了擺置備份邏輯閘之漸進式邏輯閘擺置 NSC 97-2221-E-006-251-MY2 |
| 2008/01~2008/10 |
於固定形狀晶片內考量先行擺置區塊之平面規劃 NSC 97-2218-E-006-006 |
| 2024/04~2025/04 |
日月光公司 | 能滿足給定設計規則且允許bond finger被排列成兩排之擺置器
|
| 2024/07~2027/06 |
創意電子股份有限公司 | 針對混合列高電路設計且能優化 IR drop之全域擺置器
|
| 2024/07~2025/06 |
瑞昱半導體股份有限公司 | 考慮多重電壓源且能滿足群聚和規律擺置限制之電壓區域規劃(III)
|
| 2023/07~2024/06 |
瑞昱半導體股份有限公司 | 考慮多重電壓源且能滿足群聚和規律擺置限制之電壓區域規劃(II)
|
| 203/07~2024/06 |
瑞昱半導體股份有限公司 | 適用於電源門控電路設計之自動化電源網路合成(II)
|
| 2023/04~2024/04 |
日月光公司 | 設計初期之快速元件擺置器與能考量設計規則之bond finger擺置器
|
| 2022/07~2023/06 |
瑞昱半導體股份有限公司 | 考慮多重電壓源且能滿足群聚和規律擺置限制之電壓區域規劃(I)
|
| 2022/07~2023/06 |
瑞昱半導體股份有限公司 | 適用於電源門控電路設計之自動化電源網路合成(I)
|
| 2022/04~2023/04 |
日月光公司 | 能處理系統層級封裝內雙層擺置區域及限制不能擺放區域之元件擺置器
|
| 2021/01~2021/11 |
工業技術研究院 | 於三維晶片能同時考慮可繞度和電壓衰退之平面規劃和矽穿孔規劃
|
| 2021/08~2024/07 |
創意電子股份有限公司 | 在多重電壓島設計能考慮 IR-drop 的標準邏輯閘擺置方法
|
| 2021/07~2022/06 |
瑞昱半導體股份有限公司 | 考慮多重電壓源能最佳化可繞度之模塊擺置原型
|
| 2021/04~2022/04 |
日月光公司 | 決定最佳封裝尺寸與最佳訊號 串接位置之系統封裝層級元件擺置器
|
| 2020/06~2020/12 |
工業技術研究院 | 依據小晶片技術對佈局空間探索以獲得一個低成本且高效率之加速器
|
| 2020/04~2022/04 |
日月光公司 | 能遵循分群限制之系統封裝層級裸晶擺置器
|
| 2020/03~2022/03 |
日月光中壢分公司 | 系統封裝層級裸晶擺置器
|
| 2019/08~2022/07 |
奇景光電股份有限公司 | 遵循指定數據路徑的可繞度導向之巨集擺置器 |
| 2019/08~2022/07 |
奇景光電股份有限公司 | 考慮多個功率分布情況的可繞度感知電源網路規劃 |
| 2019/08~2021/07 |
創意電子股份有限公司 | 用於數據路徑密集型電路的結構感知標准單元擺置器 |
| 2018/11~2019/12 |
工業技術研究院 | 能考量熱效應以及熱應力並能處理不同型態模塊的三維晶片平面規劃器 |
| 2018/01~2018/12 |
工業技術研究院 | 深度學習加速架構與晶片動態熱管理與佈局規劃之研究 |
| 2017/08~2019/07 |
聯詠科技股份有限公司 | 運算放大器自動電路設計與佈局技術 |
| 2017/12~2018/11 |
工業技術研究院 | 以ARM為主的系統晶片之效能、功耗與熱效應模型演算法開發 |
| 2016/12~2017/11 |
工業技術研究院 | 以ARM為主的系統晶片之效能、功耗與熱效應模型演算法開發 |
| 2016/01~2016/12 |
工業技術研究院 | 以ARM為主的系統晶片之效能、功耗與熱效應模型演算法開發 |
| 2015/08~2018/07 |
奇景光電股份有限公司 | 以可繞度為導向且能考量障礙物之巨集電路擺置器
|
| 2015/08~2018/07 |
奇景光電股份有限公司 | 能最佳化繞線面積並考量區域擁擠度之電源網路合成器
|
| 2012/08~2015/07 |
奇景光電股份有限公司 | 前瞻電路與系統實驗室專題研究計畫 |
